1、按照上一节的讲课内容新建工程。通过菜单file-new--选择verilog HDL File，在工程中添加verilog文件。
![FPGA开发教程：[2]新建和编写verilog程序](https://exp-picture.cdn.bcebos.com/890dfb4a2f27e7efd0e542b219dd3340b7f3f57a.jpg)
3、另一种是不使用插入模版的方式，直接手动输入。具体的verilog可参考有关资料，随便找一个完整的module都可以做例子练习。
![FPGA开发教程：[2]新建和编写verilog程序](https://exp-picture.cdn.bcebos.com/359bee5e4a237971f4f9bf6b93196120a6cde37a.jpg)
5、如果出现模块调用的情况时，可以把模块放在一个verilog文件中，但保存的文件名也要和其中一个module名字相同
![FPGA开发教程：[2]新建和编写verilog程序](https://exp-picture.cdn.bcebos.com/8a17b3042e6817e94c05274bd356d53da924ce7a.jpg)
FPGA开发教程：[2]新建和编写verilog程序
时间：2024-11-04 03:17:55
时间：2024-11-04 03:17:55
1、按照上一节的讲课内容新建工程。通过菜单file-new--选择verilog HDL File，在工程中添加verilog文件。
3、另一种是不使用插入模版的方式，直接手动输入。具体的verilog可参考有关资料，随便找一个完整的module都可以做例子练习。
5、如果出现模块调用的情况时，可以把模块放在一个verilog文件中，但保存的文件名也要和其中一个module名字相同
