1、描述
XC95144是高性能的CPLD提供先进的在系统编程和测试能力通用逻辑集成。
它由八个36V18功能模块，提供3200可用门与7.5 ns的传播延迟。看图2为architec-TURE概述。
2、特点
7.5 ns的引脚对引脚的逻辑延迟上的所有引脚
fCNT以111兆赫
144个宏单元3200可用门
多达133个用户I / O引脚
5V在系统可编程
- 10,000节目耐力/擦除周期
- 编程/擦除，覆盖整个商业的电压和温度范围
增强的引脚锁定架构
灵活的36V18功能块（ FB ）
- 90产品条款驾驶任何18个宏单元或全部在功能块
- 全球和产品长期时钟，输出使能，置位和复位信号
广泛的IEEE 1149.1边界扫描（ JTAG ）支持
在每个可编程节电模式MACROCELL
个别输出摆率控制
用户可编程的接地引脚功能
设计模式扩展安全功能保护
高驱动器24 mA输出
3.3V或5V的I / O能力
先进的CMOS 5V FastFLASH技术
支持一个以上的并行编程
XC9500同时
可提供100引脚PQFP ， 100引脚TQFP和160引脚PQFP封装
3、电源管理
功耗可以在XC95144由CON-减少搞清楚宏以标准或低功耗模式操作。
未使用的宏单元被关闭，以减少功耗。
工作电流为每个设计可以近似为使用以下等式特定的操作条件：ICC（毫安） = MCHP（ 1.7 ） + MCLP（0.9） + MC（ 0.006毫安/兆赫）F
其中：
MCHP=宏单元在高性能模式
MCLP=宏单元在低功耗模式下
MC =用于宏蜂窝的总数
F =时钟频率（MHz）
